L'étude de l'additionneur
comporte deux étapes :
1 - L'étude du principe de l'addition binaire,
2 - La recherche d'une méthode de calcul à temps de réponse
le plus court possible.
1 - Principe de l'addition
binaire monobit.
Cette étude
passe en premier lieu par l'additionneur de base, qui calcule la somme S
et la retenue C (Carry) entre deux bits A
et B. On l'appelle 1/2 additionneur.
On trouvera ci-contre une étude de son fonctionnement.
Le temps de calcul de ce demi-additionneur est égal au temps de transfert
de l'information d'entrée vers les sorties au travers des portes retenues
pour sa réalisation.
2 - Généralisation
à deux nombres de n bits.
La généralisation
à deux nombres de n bits ne pose aucun problème
de principe, si ce n'est qu'il faut tenir compte de la retenue des étages
précédents Cn pour déterminer les termes Sn+1 et
Cn+1 à partir de la somme des bits An+1 et Bn+1.
L'inconvénient de cette méthode est le temps de calcul.
En effet, il sera toujours obligatoire d'attendre que toutes les retenues
aient été calculées pour connaître le résultat
final, ce qui sera d'autant plus long que la valeur de n sera grande (voir
l'animation).
3 - Diminution du temps
de réponse.
Plusieurs
méthodes sont utilisées, en fonction du gain de temps souhaité.
Bien évidemment, la diminution du temps de calcul entraîne
une augmentation de la complexité de l'additionneur. On distinguera
les additionneurs à propagation de retenue (fonctionnement
selon le principe étudié en 2 ci-dessus), et les additonneurs
à retenue anticipée (voir le principe du
circuit 74F283).
On peut également
réaliser des additionneurs
série, et des additionneurs de nombres décimaux
codés en binaire (voir la fiche du circuit
74F583). |